Aries Embedded bietet neueste Version des FPGA-Tools von Topic f?r eine flexiblere Nutzung der Miami FPGA-Module
ARIES Embedded, Spezialist f?r Embedded-Services und -Produkte, vereinfacht und beschleunigt mit der neuen Version des FPGA-Tools Dyplo 2.0 von Topic Embedded Systems die Verwendung der Miami FPGA-Module. Dyplo baut auf der Xilinx Dynamic Function Exchange (DFX) Technologie und High-Level-Synthese auf. “Das Update von Topics Dynamic Process Loader erm?glicht eine flexiblere Konfiguration von FPGAs sowie die Verwendung von kleineren FPGAs und spart damit Energie bei potentiell h?herem Durchsatz”, erl?utert Andreas Widder, Gesch?ftsf?hrer von Aries Embedded. “Dyplo l?sst sich als Tool ?hnlich wie OpenCL verwenden. Weitere Features wie die partielle Rekonfiguration des FPGAs oder leistungsf?hige DMA-Zugriffe beim Betrieb einer PCI-Express-Schnittstelle helfen den Anwendern, spezielle IP als Accelerator oder Algorythmik zu entwickeln.” Die Einsatzbereiche reichen von Industrie, Telekommunikation, Luftfahrt, Raumfahrt und Medizintechnik bis zur Sicherheitstechnik.
Software-Update f?r hohe Leistung und Flexibilit?t
Die neue Version Dyplo 2.0 unterst?tzt die neuesten Xilinx-Bausteine, einschlie?lich der Alveo-Boards und Cloud-basierten Systeme. Eine wesentliche Verbesserung ist die Vergr??erung der Busbreite von 32 auf 64 Bit. Zudem unterst?tzt das Update niedrige Latenzen und hohen Datendurchsatz, die zum Beispiel bei Applikationen f?r das Image Processing von 4K-Videos n?tig sind. Auch die Leistung und Flexibilit?t der DMA-Engine wurde weiter verbessert, um den anspruchsvollen Designanforderungen heutiger Systeme gerecht zu werden. Das leistungsf?hige Tool bietet bei Bedarf rekonfigurierbare Funktionsbl?cke auf dem FPGA, die die flexible Verwendung des FPGA erm?glichen. Damit l?sst sich dieselbe FPGA-Logik f?r mehrere Funktionen wiederverwenden, was zu einer kleineren FPGA-Gr??e und damit geringerem Stromverbrauch f?hrt.
Einfacher Projekteinstieg mit Dyplo Entwicklungskit
F?r den einfachen und schnellen Einstieg in FPGA-Projekte stellt Aries Embedded das Dyplo Entwicklungskit (DDK) bereit. Das Kit besteht aus einem Alveo U50 Board, auf dem das Dyplo 2.0 Framework l?uft. Dieses kann mit den Betriebssystemen Linux und Windows verwendet werden. Der Support von Dyplo 2.0 f?r Xilinx Alveo-Boards macht es sehr einfach, die FPGA-Technologie von Xilinx in Cloud- oder Edge-basierte L?sungen einzubinden.
Weitere Informationen:
https://www.aries-embedded.com/evaluation-kit/tools/dyplo-dynamic-process-loader
Wir verwenden Cookies, um unsere Website und unseren Service zu optimieren.
Funktional
Immer aktiv
Die technische Speicherung oder der Zugang ist unbedingt erforderlich für den rechtmäßigen Zweck, die Nutzung eines bestimmten Dienstes zu ermöglichen, der vom Teilnehmer oder Nutzer ausdrücklich gewünscht wird, oder für den alleinigen Zweck, die Übertragung einer Nachricht über ein elektronisches Kommunikationsnetz durchzuführen.
Vorlieben
Die technische Speicherung oder der Zugriff ist für den rechtmäßigen Zweck der Speicherung von Präferenzen erforderlich, die nicht vom Abonnenten oder Benutzer angefordert wurden.
Statistiken
Die technische Speicherung oder der Zugriff, der ausschließlich zu statistischen Zwecken erfolgt.Die technische Speicherung oder der Zugriff, der ausschließlich zu anonymen statistischen Zwecken verwendet wird. Ohne eine Vorladung, die freiwillige Zustimmung deines Internetdienstanbieters oder zusätzliche Aufzeichnungen von Dritten können die zu diesem Zweck gespeicherten oder abgerufenen Informationen allein in der Regel nicht dazu verwendet werden, dich zu identifizieren.
Marketing
Die technische Speicherung oder der Zugriff ist erforderlich, um Nutzerprofile zu erstellen, um Werbung zu versenden oder um den Nutzer auf einer Website oder über mehrere Websites hinweg zu ähnlichen Marketingzwecken zu verfolgen.
Sofern Sie Ihre Datenschutzeinstellungen ändern möchten z.B. Erteilung von Einwilligungen, Widerruf bereits erteilter Einwilligungen klicken Sie auf nachfolgenden Button.
Einstellungen